AMD ha portato sul mercato la sesta generazione della famiglia EPYC, identificata con il nome in codice Venice, e ha presentato per la prima volta nel segmento server le architetture Zen 6 e Zen 6C. La serie EPYC 9006 punta ad aumentare la densità di calcolo nei data center, dove i carichi legati all’intelligenza artificiale richiedono di sfruttare meglio energia, memoria e spazio disponibile nei rack. Le configurazioni più estreme arrivano a 256 core e 512 thread per socket, mentre le versioni privilegiano le prestazioni per singolo core e possono raggiungere 5,3 GHz.
Il passaggio generazionale non si limita alla crescita del numero di core: AMD ha modificato diverse componenti interne, ampliato le cache, introdotto nuove istruzioni e aggiornato le piattaforme di collegamento con memoria e acceleratori. Le nuove soluzioni sono pensate per rispondere a esigenze differenti, che spaziano dal cloud computing all’HPC e comprendono l’inferenza IA e i carichi di lavoro agentici.
Zen 6 e Zen 6C: due priorità per la stessa ISA
Le due architetture adottano la stessa ISA, ma sono orientate a obiettivi distinti. Zen 6 costituisce la variante classica, pensata per operare a frequenze elevate e offrire prestazioni per core; Zen 6C mette invece al centro la densità, con un numero maggiore di core per chiplet. Entrambe ricevono miglioramenti nelle unità di previsione dei salti, negli scheduler, nelle code di caricamento e archiviazione e nel buffer che riordina le istruzioni. Il front-end può fornire fino a 18 operazioni per ciclo, mentre il Reorder Buffer passa a 640 voci.
Anche le risorse dedicate all’esecuzione sono state ampliate. Ogni core dispone di sei ALU, quattro unità di caricamento e due di scrittura, accompagnate da una cache L2 privata da 1 MB. Tra le novità compaiono il supporto completo alle istruzioni AVX-512 FP16, quattro pipeline VNNI INT8 e nuove istruzioni per la moltiplicazione di matrici binarie. Sono presenti anche aggiornamenti dedicati alla virtualizzazione, alla gestione della memoria e alla sicurezza.
La principale differenza fra le varianti emerge nella configurazione dei chiplet. Un complesso Zen 6 può contenere fino a 12 core e 48 MB di cache L3, mentre un chiplet Zen 6C arriva a 32 core e 128 MB di L3. Nel confronto a parità di frequenza e con configurazioni da 16 core, AMD dichiara un incremento medio dell’IPC del 27% rispetto a Zen 5, con un vantaggio del 20% nei carichi enterprise e cloud e del 31% nelle applicazioni IA. Si tratta di risultati dichiarati dal produttore, non di misurazioni indipendenti.
SP7 per i sistemi ad alta densità, SP8 per le configurazioni compatte
La piattaforma SP7 rappresenta la soluzione più completa. Le versioni Zen 6 possono integrare fino a otto CCD da 12 core, arrivando complessivamente a 96 core e 384 MB di cache L3. Le configurazioni Zen 6C arrivano invece a otto CCD da 32 core, per un totale di 256 core, 512 thread e 1.024 MB di cache L3. Le frequenze massime dichiarate sono rispettivamente di 5,3 GHz e 4,1 GHz.
Accanto a SP7, AMD ha presentato SP8, pensata per sistemi compatti e per configurazioni con uno o due socket. Le versioni Zen 6C raggiungono 128 core, mentre quelle Zen 6 arrivano a 96 core. Il numero di canali di memoria scende da 16 a 8 rispetto a SP7 e il limite di potenza delle CPU passa da 600 a 400 watt. Questa scelta consente di ridurre dimensioni e consumi, mantenendo il supporto alle memorie MRDIMM più veloci.
Entrambe le piattaforme adottano collegamenti PCIe 6.0 e supportano CXL 3.1. SP7 offre fino a 128 linee PCIe 6.0 nelle configurazioni a due socket e 96 in quelle a socket singolo; SP8 arriva rispettivamente a 192 e 128 linee. Il progetto prevede inoltre due die di I/O realizzati con processo a 3 nm e la quinta generazione di Infinity Fabric per la comunicazione fra chiplet.
Memoria MRDIMM e nuove opzioni per la memoria espandibile
La memoria rappresenta uno dei settori sui quali AMD concentra maggiormente l’attenzione. EPYC Venice supporta DDR5 MRDIMM di seconda generazione fino a 12.800 MT/s, con una banda aggregata dichiarata fino a 1,6 TB/s su SP7. Le DDR5 RDIMM standard raggiungono invece 8.000 MT/s, una banda massima di 1 TB/s e una capacità fino a 8 TB per socket.
È previsto anche il supporto per LPDDR5X SOCAMM2 e per CXL 3.1, che permette di estendere la memoria disponibile tramite moduli esterni. Secondo AMD, la tecnologia CXL può offrire una riduzione del costo per gigabyte fino all’87% rispetto alla DDR5, con capacità nell’ordine di diversi terabyte per socket e senza richiedere modifiche alle applicazioni. Anche in questo caso si tratta di una stima del produttore, legata alle configurazioni considerate.
Tre tecnologie per gestire l’energia nei data center
Un altro fronte riguarda l’utilizzo dell’energia. AMD individua tre problemi ricorrenti nei data center: una capacità elettrica dei rack che rimane inutilizzata, consumi elevati anche quando i sistemi lavorano a carico ridotto e la proliferazione di modelli di CPU differenti per rispondere alle diverse esigenze delle macchine virtuali.
Per affrontarli, l’azienda ha introdotto tre tecnologie. Unified Power Provisioning, o UPP, mira a recuperare capacità elettrica inutilizzata e a ospitare più server nello stesso rack. Utilization-Based Power Scaling, abbreviata in UBPS, adatta il consumo al numero di core effettivamente attivi, riducendolo durante i periodi di attività limitata e aumentando la potenza quando arrivano carichi improvvisi. Frequency-Adaptive Spectrum Technology consente invece di assegnare frequenze differenti a gruppi di core, combinando prestazioni elevate e alta densità all’interno dello stesso processore.
Sul fronte della sicurezza, Venice introduce il supporto a Caliptra 1.2, tecnologia open source per la radice di fiducia hardware, oltre a miglioramenti per l’esecuzione riservata e la protezione delle macchine virtuali. AMD parla anche di preparazione alla crittografia post-quantistica, protezione dei collegamenti e maggiore tracciabilità dei componenti lungo la filiera prodrittiva.
Le prestazioni dichiarate nei confronti con Intel e NVIDIA
I numeri mostrati dall’azienda sono ambiziosi. Rispetto alla prima generazione EPYC, Venice promette prestazioni fino a 19,9 volte superiori nei calcoli general purpose, 18,6 volte nei carichi scientifici e una banda di memoria cresciuta di 9,6 volte. Nel confronto con Intel Xeon Granite Rapids, AMD indica un vantaggio medio di 2,2 volte nei carichi HPC, con picchi fino a 3,2 volte. Anche le configurazioni con 96 core, quindi con il 25% di core in meno rispetto al modello Intel a 128 core utilizzato nel confronto, arriverebbero a prestazioni superiori in alcuni test.
Per l’intelligenza artificiale, AMD dichiara vantaggi fino a 4,4 volte rispetto a Granite Rapids, mentre nei carichi enterprise e cloud il confronto con le soluzioni concorrenti indica risultati fino a 1,5 volte superiori rispetto alla precedente generazione Turin. L’azienda mette inoltre a confronto Venice con la CPU NVIDIA Vera, rivendicando una maggiore densità di thread per megawatt e più core per rack.
Questi risultati vanno letti considerando che provengono da prove selezionate e presentate da AMD, con configurazioni e applicazioni specifiche. Le recensioni indipendenti e soprattutto le implementazioni nei data center dovranno chiarire quanto questi vantaggi si traducano in prestazioni effettive e risparmi operativi.
Con EPYC 9006, AMD non punta soltanto a conquistare la leadership nei benchmark, ma a proporre una piattaforma più flessibile per un mercato che deve alimentare modelli IA sempre più complessi senza far crescere proporzionalmente consumi e costi. La combinazione di 256 core, cache fino a 1 GB, memoria MRDIMM e nuove tecnologie di gestione energetica rende Venice uno dei debutti architetturali più importanti dell’azienda nel segmento server. La sfida con Intel e NVIDIA si giocherà ora sulla capacità di mantenere queste promesse nei sistemi realmente utilizzati da cloud provider e grandi infrastrutture.
